ЭБ
Нефть
и
Газ
Главнaя
Oглавление
Пoиск +
Инфoрмация
Бесплатно
Энциклопедия

Регистрация
Книга: Главная » Электротехника, электропривод » Электроника и радиотехника » Вычислительные машины и системы » Каган Б.М. Цифровые вычислительные машины и системы   (Аннотац. )
 
   

  Демонстрационные страницы:     1      2      3      4      5      6      7      8      9      10      332      333      334      335      336      337      338      339      340      341 





ких элементов и триггеров, ускорением распространения переносов, а также использованием схем однотактных сумматоров вместо двухтактных.
Ускорение выполнения операции сдвига также может быть достигнуто повышением скорости работы логических элементов и триггеров и применением однотактного сдвига вместо двухтактного (сдвига с предварительным сбросом триггеров).
Для реализации логических методов ускорения умножения, позволяющих за один такт обрабатывать несколько разрядов множителя, необходимо ввести в регистры дополнительные цепи, предназначенные для сдвига множителя и частичных произведений (или множимого) сразу на количество разрядов, обработанных на данном шаге умножения.
Совмещение по времени операций сложения и сдвига может быть достигнуто выбором не только метода умножения, но и схемы сумматора. В сумматорах комбинационного и комбинационно-гакапливающего типов можно формировать в каждом разряде сумматора сигналы суммы и инверсии суммы и результат сложения при необхо-мости передавать не в данный, а в соседний разряд. Введением дополнительных схем передачи результата суммирования в регистр суммы можно совмещать сложение со сдвигом сразу на несколько разрядов.
Логические методы ускорения умножения делятся на две группы:
1) методы, позволяющие уменьшить количество суммирований в ходе умножения;
2) методы, позволяющие за шаг умножения обработать несколько разрядов множителя. Реализация этих методов требует введения в регистры дополнительных цепей сдвига.
В свою очередь методы ускорения умножения с обработкой за шаг нескольких разрядов множителя делятся на синхронные и асинхронные. Синхронные методы характеризуются тем, что на каждом шаге умножения обрабатывается фиксированное число разрядов множителя (длина шага умножения постоянна).
При реализации асинхронных методов ускорения
умножения количество разрядов множителя, обрабатываемых на шаге умножения, зависит от комбинации разрядов множителя, исследуемых на данном шаге (длина шага умножения переменна),
334





 


Центр Информационных Технологий